桃花源qm花论坛(品茶),凤楼阁论坛官网入口网址,一品楼品凤楼论坛最新动态,风楼阁全国信息2024登录入口

你的位置：首页 > 互连技术 > 正文

硬件工程师必看：包地与串扰

发布时间：2021-03-03 责任编辑：lina

【导读】工程界常常使用?；さ叵呓懈衾?，来抑制信号间的相互干扰。的确，?；さ叵哂惺蹦芄惶岣咝藕偶涞母衾攵?，但是?；さ叵卟⒉皇亲苁怯行У模惺鄙踔练炊崾垢扇鸥佣窕?。使用?；さ叵弑匦敫菔导是榭鲎邢阜治觯⑷险娲?。
    
工程界常常使用保护地线进行隔离，来抑制信号间的相互干扰。的确，保护地线有时能够提高信号间的隔离度，但是?；さ叵卟⒉皇亲苁怯行У模惺鄙踔练炊崾垢扇鸥佣窕?。使用?；さ叵弑匦敫菔导是榭鲎邢阜治觯⑷险娲?。
 
?；さ叵呤侵冈诹礁鲂藕畔咧洳迦胍桓缥狦ND的走线，用于将两个信号隔离开，地线两端打GND过孔和GND平面相连，如图所示。有时敏感信号的两侧都放置?；さ叵摺?/div>
 
硬件工程师必看：包地与串扰
 
要想加入?；さ叵撸紫缺匦氚蚜礁鲂藕畔叩募渚嗬阶阋匀菽梢桓；さ叵叩目占洌捎诶诵藕畔叩募渚?，即使不插入?；さ叵撸不峒跣〈?。插入?；さ叵呋嵊卸啻蟮淖饔茫?/div>
 
低频模拟信号包地
 
我们来看表层微带线情况下串扰的大小。假设走线是50Ω阻抗控制的，线宽为6mil，介质厚度为3.6mil，介电常数为4.5。并假设两路信号都是载波频率为30Mhz，带宽为2Mhz的模拟信号。
 
下图显示了三种情况下的远端串扰情况。当线间距为6mil时，由于两条线紧密耦合，远端串扰较大。把间距增加到18mil，远端串扰明显减小。进一步，在两条线之间加入?；さ叵?，地线两端使用过孔连接到地面，远端串扰进一步减小。
 
硬件工程师必看：包地与串扰
 
对于低频模拟信号之间的隔离，?；さ叵叩娜泛苡杏?。这也是很多低频板上经常见到的“包地”的原因。但是，如果需要隔离的数字信号，情况会有所不同。我们分表层微带线和内层带状线两种情况来讨论?；さ叵叨允中藕诺母衾胄Ч?。以下讨论我没假定PCB走线都是50Ω阻抗控制的。
 
表层走线
 
仍然使用上面的表层走线叠层结构，线宽为6mil，介质厚度为3.6mil，介电常数为4.5。攻击信号为上升时间Tr=200ps的阶跃波形。考虑以下三种情况下的近端串扰和远端串扰的情况，如下图所示，其中耦合段长度为2000mil。
 
Case1：两条走线间距gap=1w（w=6mil表示线宽）；
 
Case2：两条走线间距gap=3w，仅仅拉大道能够放下一条?；は叩募渚啵皇视帽；は?；
 
Case3：两条线间距gap=3w，中间使用?；さ叵?，并在两端打GND过孔。
 
硬件工程师必看：包地与串扰
 
下图显示了三种情况下串扰波形，无论是近端串扰还是远端串扰，走线间距从1w增加到3w时，串扰都明显减小。在此基础上，走线间插入?；さ叵?，串扰如下图中Case 3所示，相比Case 2，插入?；さ叵?，不但没有起到进一步减小串扰的作用，反而增大了串扰噪声。
 
硬件工程师必看：包地与串扰
 
这个例子表明，拉开走线间距是最有效的减小串扰的方法。?；さ叵呷绻褂貌坏保赡芊炊岫窕?。因此，在使用?；さ叵呤?，需要根据实际情况仔细分析。?；さ叵咭肫鸬接τ械母衾胱饔茫枰俚叵呱咸砑雍芏郍ND过孔，过孔间距应小于1/10λ，如图所示。λ为信号中最高频率成分对应的波长。
 
硬件工程师必看：包地与串扰
 
内层走线
 
对于内层走线，如下图所示：
 
硬件工程师必看：包地与串扰
 
介电常数为4.5，阻抗为50Ω。考虑到下图三种情况。攻击信号为上升时间Tr=200ps的阶跃波形，入射信号幅度500mv，耦合长度为2000mil，近端串扰如图所示，加入了?；さ叵?，近端串扰从3.44mV进一步减小到了0.5mV。信号隔离度提高了16B。对于内层走线，加入?；さ叵吣芄换竦酶蟮母衾攵取?/div>
 
硬件工程师必看：包地与串扰
 
对于表层走线来说，使用密集型的GND过孔，对提升隔离效果是有好处的。但是，对于内层走线来说，使用密集型的GND过孔几乎得不到额外的好处，下图对比了GND过孔间距为2000mil（?；さ叵吡蕉舜騁ND过孔）和GND过孔间距为400mil时的近端串扰情况，串扰量几乎没有变化。
 
硬件工程师必看：包地与串扰
 
间距增加到5w时情况如何？
 
硬件工程师必看：包地与串扰
硬件工程师必看：包地与串扰
 
当走线间距进一步加大，?；さ叵呷员３衷?mil的线宽时，对于表层走线来说，?；さ叵叩淖饔眉跣?。在下图中，两条线间距拉到5w时，两种情况下近端串扰和远端串扰量和不使用?；さ叵咔榭鱿嗟保挥忻飨愿纳?。因此，对于表层走线来说，走线间距很大时，中间再加入?；さ叵?，几乎没有什么效果，如果处理不好反而会使串扰恶化。
 
对于内层走线来说，?；さ叵呷匀换崞鸷艽笞饔谩Ｈ缦峦?，内层间距为5W，两种情况下近端串扰噪声波形如图。中间加入了?；さ叵?，能明显改善近端串扰。
 
硬件工程师必看：包地与串扰
 
结论
 
1）?；さ叵叨缘推的Ｄ庑藕诺母衾胪ǔ６际怯行У?。但是在数字信号之间的?；ぷ呦卟⒉皇悄敲从杏茫惺狈炊崾骨榭龈窕?。
 
2）对于表层走线，如果?；さ叵叩腉DN孔间距很大，可能会使串扰更加严重，必须使用非常密集的GND孔才能起到隔离的效果。
 
3）对于内层走线，?；さ叵呖梢约跣〗舜拧?/div>
（来源：CSDN，作者：硬件工程师炼成之路）
 
 
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请电话或者邮箱联系小编进行侵删。
 
 
特别推荐
技术文章更多>>
技术白皮书下载更多>>
热门搜索

关闭

?

关闭